搜索资源列表
fft_test
- ALTERA的FFT IP核时序的仿真，verilog语言。采用burst方式，FFT点数2048点-FFT IP core of timing simulation ALTERA, verilog language. Using burst mode, FFT points 2048 points
fft512_ipcore
- 512点的FFT 使用IP核 帮助新手理解-Using a 512-point FFT IP core to help the novice to understand
Filter-by-using-DSP-Lib
- stm32 cortex-m4的dsp库，包括各种滤波算法，例如FIR、IIR以及FFT等-dsp library of stm32 with cortex-m4 core which includes varies of algorithm like fir/IIR and fft etc
top_FFT
- 128k点流水FFT算法的IP核设计，顶层文件，一共13级流水-128k-point FFT algorithm running water IP core design, top-level file, a total of 13 water
Design-and-Implementation-of-FPGA
- 设 计与 实 现了 一种 以 F P GA 为核 心 的实 时 频 谱分 析 系 统。 系 统 包含 实时 频 谱 监 测 和 实 时 频 谱仪 2 种 频 谱分 析 模式 。 实 时频 谱 监 测 模 式采 用 F F T 算法 设 计实 现 , 用 于 对信 号 的 实时 监 测 实 时 频 谱 仪 模 式 采 用 D F T 算法 设计 实 现, 用于 信 号的 细致 分 析。 实验 证 明 , 系 统 充 分 利 用 了 F P GA 芯 片 的 资 源, 具 有
fft_512
- 采用Xilinx提供的VHDL FFT ip核实现512点FFT，可以实现使能控制、时钟控制等功能-Using Xilinx provides VHDL FFT ip core to achieve implementation of 512 points FFT, with enable control, clock control and other functions
MyFFT
- 该程序可实现基于IP核的FFT算法，TESTBENCH用TEXTIO输入输出数据-The program can achieve FFT algorithm based on IP core, TESTBENCH based on TEXTIO input and output data
vlfft
- 基于8核DSP的超大数据量FFT的分解算法和并行实现源码，语言为嵌入式C，内部有配置说明。-Based on 8 core DSP of the large data volume of FFT decomposition algorithm and parallel implementation source code, language for embedded C, the internal configuration.
pipelined_fft_256
- pipelined fft/ifft 256 point ip core
adsp-2191_complex_rad2_fft
- ADSP-219x Complex Rad2 FFT.zip中的文件可部署长度为64或更长的单核radix-2 FFT-This directory contains an example ADSP-2191 single-core subroutine that implements radix-2 FFT of length 64 or greater on input data x(n). A detailed discussion of the complex radix-2
mnl_avalon_spec
- Avalon-ST manual for FFT mega IP-core altera.-Avalon-ST manual for FFT mega IP-core altera.
fft_core_test
- 基于FPGA的FFT的IP核实现，有其详细源码，采用verilog语言编写，内容详细-The FFT based on FPGA IP core implementation, has its source in detail, using verilog language writing, detailed content
vlfft
- 基于TMS320C66x系列DSP的超大规模FFT实现，可作为《TMS320C66x KeyStone架构 多核DSP入门与实例精解》书中5.3小节的例程使用。-Based on VLSI FFT TMS320C66x series DSP implementation, as a routine use TMS320C66x KeyStone architecture and multi-core DSP Starter instance fine solution, the book s
fft_analyze
- 利用Altera的IP核，实现FFT算法使用信息流模式读写，使用SignalTap II嵌入式逻辑分析仪观察信号，A/D只要是并行的8位芯片都可以。-Achiving FFT by using Altera IP Core,you can observe the signal by the embedded logic analyzer Signal Tap II,as for A/D device, it s suitable for a parllarel 8 bits A/D device